PATENT ABSTRACTS OF JAPAN

(11) Publication number: 63308797 A

(43) Date of publication of application: 16.12.88

(51) Int. CI

G11C 17/00 H01L 27/10 H01L 29/78

(21) Application number: 62144033

(22) Date of filing: 11.06.87

(71) Applicant:

OKI ELECTRIC IND CO LTD

(72) Inventor:

KITAZAWA SHOJI ONO TAKASHI

(54) SEMICONDUCTOR STORAGE DEVICE


(57) Abstract:

PURPOSE: To obtain a memory capable of erasure and write for an EPROM base by providing a control means to a memory matrix comprising a MOSFET having a floating and a control gate and applying a prescribed voltage to both the gates and 1st and 2nd electrodes.

CONSTITUTION: Memory elements $M_{11}WM_{32}$ having floating/control gate are arranged in a matrix. A voltage switching circuit 26 is connected to a common line B of the matrix, a common line B is connected to ground at write/readout and a high voltage below the breakdown voltage of the memory element M and its vicinity is supplied in response to an erasure signal. A row decoder 25 is connected to a word line to turn on all FETs 21aW21c of the selection circuit in response to the erasure signal. A block 28 is provided with a means 29 outputting a write signal to a node 27 of the selection circuit in response to the write control signal, a circuit 30 having a function keeping a constant voltage and outputting an output in response to the current and a sense amplifier 31 amplifying the output of the circuit 30 at readout and stopping the readout by the signal of the signal line A at erasure. Through the constitution above, write/erasure is applied

to the memory element having a floating gate quickly by a minute current to improve the function and circuit integration.

COPYRIGHT: (C)1988,JPO&Japio



⑲日本園特許庁(JP).

10 特許出顧公開

⑩公開特許公報(A)

昭63-308797

<pre>⑤Int_Cl_* G 11 C 17/00</pre>	識別記号 3 0 9	庁内整理番号 C-7341-5B	❸公開	昭和63年(1988)12月16日
H 01 L 27/10 29/78	4 3 3 3 7 1	B-7341-5B 8624-5F 7514-5F 審査請案	大 未請求	発明の数 1 (全13頁)

◎発明の名称 半導体記憶装置

②特 頤 昭62-144033

愛出 願 昭62(1987)6月11日

の発 明 者 北 沢 章 可 東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社内の出 朗 人 沖電気工業株式会社 東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社内 東京都港区虎ノ門1丁目7番12号 で 東京都港区虎ノ門1丁目7番12号

男 福 宝

- 1. 発明の名称
- 牛耳体記憶裝置
- 2. 特許請求の範囲
- (1)
- (a) メモリセルがフローティングゲート及びコントロールゲートを有し、マトリックス状に配置された複数のMOSトランジスタからなるメモリマトリックスと、
- (b) データ視去動作時に、前記MOSトランジスタのコントロールゲートに接地環位を供給する手段と、
- (c) データ検去動作時に、メモリマトリックスの MOSトランジスタの第1の電極にメモリセルの 降伏電圧以下であり、かつ、旗降伏電圧の近傍の 電圧を印加する手段と、
- (d) データ協去動作時に、メモリマトリックスの MOSトランジスタの第2の電極にMOSトラン ジスタに電視が流れない程度の電圧を印加する手

股を具備するようにしたことを特徴とする半導体 記憶装置。

- (2) データ採取り特に、前記メモリセルのフローディングゲート内の電荷量と、前記メモリセルのコントロールゲートに印加される電位とに応じて、前記メモリセルの第1の電極と第2の電極との間に流れる電波により、データを読取る手段を有することを特徴とする特許確求の範囲第1項記載の半環体配復装置。
- (3) 向記メモリセルのコントロールゲートに、 抜メモリセルの第1の電極と第2の電極と在選通 させる電位を与え、かつ、第1の電極に電圧を与 えて、第1の電極と第2の電極の間に電流を没す ことにより、前記メモリセルのフローティングゲート内の電荷量を変化させる手段を有することを 特位とする特件前求の範囲第1項記載の半路体記 使設置。
- (4) 前記メモリセルのコントロールゲートに、 前記メモリセルの第1の電振と第2の電極とを非 速通とする電位を与え、かつ、第1の電衝又は第

特開昭 63-308797(2)

2の電極に、前記第1の電圧と異なる第2の電圧 を与えることにより、前記メモリセルのフローティングゲート内の電荷量を変化させる手段を有す ることを特徴とする特件請求の範囲第1項記載の 幸運体記憶整備。

- (5) 构紀非連退とする電位は半導体基体にバイ アスされる電位と同一であることを特徴とする特 許雄求の範囲第4項記載の半導体監視回路禁御。
- (6) データ消去動作時に、約配第2の電圧は病記メモリセルの第1の電極又は第2の電極に降伏を生ぜしめない電圧を印加することを特徴とする特許球の範囲第4項記載の半導体記憶装置。
- (7) 前記第2の電圧をマトリックス状の列に選 収的に与える手段を具備していることを特徴とす る特許請求の範囲第4項記載の半導体記憶装置。
- (8) 前記非導通とする電位をマトリックス状の 行に選択的に与える手段を具確していることを特 致とする特許請求の額囲第(項記載の半導体記憶 装置。
- (9) 前記第1又は第2の電圧を前記列に与えた

回数を記憶する手段を有することを特徴とする伴 作譲求の範囲第7項記載の半導体記憶装置。

3. 発明の詳確な説明

(産業上の利用分野)

本発明は、半導体記憶装置に係り、特に、電気 的に消去可能な不揮発性半導体記憶装置に関する ものである。

(従来の技術)

従来、統出し専用不揮発性半速体配性装置において、それに製込まれたデータの電気的な消去方法としては、各種の提案がなされている。特にのBPRON(Blectrically Erasable PROM)として知られる記性装置では、違い酸化酸中の電子のトントル現象を利用してデータの含替えが可能となり、製品は市販されている。しかし、EBPRONでは、1つのメモリセルを構成するために2つのトランソスタを用いていること、又、トンネル現象は、例えば、21 V程度の高い電圧を必要とすることにより、無限度の点で EPRON(Erasable PROM) と比べて不利となっていた。このため、フローティング

を持つことにより、書替え可能な無額回路装置と しては、最も無積度の高い EPROM (紫外線により 消去可能なPROM) と、類似なメモリ素子を用いて 気気的な書替え、特に、消去を行う提案がなされ てきた。

その第1はトンネル現象を利用するもので、予め、高電位を印加する配譲層を決定しておき、他のコントロール手段で、極力フローティングゲートの電位を低下させて、フローティングゲート内の電子を抜き取る方法である。番込みは EPRONと 同様にドレイン近傍で発生するホットエレクトロンによるフローティングゲートへの電子法人による

第3図は EPRONメモリ素子の等価回路であり、 図中、1はコントロールゲート、2はフローティ ングゲート、3はドレイン、4はソースである。

また、第4図は、更に、電極5を追加したものであるが、これを特に構去電極とすることもできる。フローティングゲート2と他の四種の電極1。 3、4、5は、酸化膜により地縁されているため、 敏化膜の膜厚を制御すれば、トンネル現象により 電子をフローティングゲートより扱き取ることは 可能である。

第2の方法として、 EPRONメモリ素子のドレインのプレークダウン (降伏) を用いる方法が提案されている。

この方法は、第3図に示す EPROMメモリ素子を用いて、否込みは連常の EPROMと同一に、コントロールゲートしとドレイン3に高電圧を印加し、P型の基板及びソースもは接地とし、Fレイン近傍にアベランシェを発生させて、フローティングゲート 2 に電子を注入する。悄去は、Fレイン3 近衛電圧、P型基板を投地電圧とし、コントロールゲート1 に負電圧を印加し、ドレイン3 近傍にブレークダウンを発生させ、その際、発生する高エネルギーのホールをフローティングゲート 2 に往入することにより実行させる。

なお、上記した先行技術は、例えば、特公昭61 -6475号、特公昭61-20958 号、特公昭61-30351 号、特公昭61-30354 号、特別昭61-165885号等

特開昭 63-308797(3)

に記載されている。

(発明が解決しようとする問題点)

しかしながら、上記した第1の方法は、電子を 抜き取った後のフローティングゲートの電位制御 が難しく、又、トンネル現象を引き起こす電位が 比較的高いことにより、 EPRONに比べて、製造の 困難さと、集積度の低下とを免れ得なかった。

また、上記した第2の方法は、消去時に多量の 電波を必要とすると共に、食電位を必要とする。 食電位はP型装板の電位以下の電位となるため、 N型不能物拡強層、即ち、N型トランジスタのソ ~ス、ドレインにパイアスすることができない。

使って、Nウェル(well)CHOSのPMOSトランジス タ及び多結晶シリコン等の抵抗素材のみを用いて 論理初望せねばならず、回路形成上の制約が非常 に大きい。また、現在 EPROMの主流である8-DMOS (Enbancament-Dapistion HOS) 型集器回路には適 用できない。

本発明は、以上の欠点を除去して、 EPROHと間一構造のメモリ素子を用い、 EPROHと同一の集積

皮を可能としながら、電気的なデータの消去と再 春込みを可能とする半導体配位装置を提供することを目的とする。

(問題点を解決するための手段)

本発明は、上記問題点を解決するために、メモリセルがフローティングゲート及びコントロロードリックスを表する複数のMOSPETからなるメモリママトリックスのMOSPETのゲートに接地電位を供給する手段と、データ請去動作時、そのメモリセクスのMOSトランジスタの第1の電圧を印加する手段と、データ消去動作時、の電圧を印加する手段と、データ消去動作時、そのメモリマトリックスのMOSトランジスタのである。

(作用)

本発明によれば、第1図に栄すように、メモリ 常子M:1~M:1はフローティングゲート及びコン

トロールゲートを有し、マトリックス状に配置さ れる。電圧切換回路26はメモリマトリックスの共 選線Bに結合され、かつ、データ書込み及び統出 し動作時は、共道線8に接地電位を供給し、消去 信号に応答して、データ消去動作時、メモリ素子 の降伏電圧以下であつて、かつ、その降伏電圧近 傍の斉竜圧を供給する。行デコーダ25はメモリマ トリックスのワード線に結合され、かつ、データ 消去動作時、データ消去信号に応答して、全ワー ド線を接地電位又はその近傍の電位にする。一方、 列デコーダ24は書込み及び娩出し時には、選択回 路のHOSFET2I a ~21cのいずれかを選択し、消去 動作時には、データ構去信号に応答して選択回路、 の全HOSFET21 z ~21 c をオン動作させる。ブロッ ク28には書込み制御信号に応答して、選択回路の ノード27に書込み信号(+7V)を出力する手段 29と、選択回路のノード27を定営圧(例えば + 2 、V)に保持するアルアップ機能と、ノード27へ出 力される電波に応答する出力信号を出力する回路 30と、統出し動作時に団羇30の出力信号を増幅し、

消去動作時、消去信号線Aからの消去信号により 統出し動作を停止するセンスアンプ国路31を設け る。

このように、簡単な構造からなるEPRON を基本 構成として、かつ、100 AA程度の散少な電波で 短期間にフローティングゲートを有するメモリ来 子のデータの書込み、消去が可能であり、使用電 圧も最大14 V程度に低減することができるので、 大幅な吸微及び焦積度の何上を図ることができる。 (実施例)

以下、本発明の実施例について図面を参照しな から詳細に設明する。

本発明は、ブレークダウン以前に発生するジャンクション電波とチャネル電波のアパランシュにより発生する高エネルギー電子とを用いて、フローティングゲートへの電荷の出し入れを行うように構成する。

まず、書込み、即ち、フローティングゲートへ の電子の住入について説明する。

第5回及び第6回は本発明に用いるフローティ

特開昭 63-308797(4)

ングケートを有するメモリ素子の根成図であり、 乗5回はそのメモリ素子の平面図、第6回は第5 図の3- Vi線断面図である。

図中、10はP型基板、11はドレインを形成する N型不純物拡散階、12はポリサイドで形成される コントロールゲート、13はポリシリコンで形成さ れるフローティングゲート、14はソースを形成す るN型不能物拡散層である。これは BP80Mのメモ り煮子と同一であり、春込みの原理も &PROMと同 一である。具体的に示すと、P型蒸板10を 0 V 、 ソース14に 0 V、コントロールゲート12に14V、 ドレイン11に7Vを印加する。前記パイアス条件 により、ドレイン!1近傍のチャネル部に高電界領 域が発生し、そこで、生成された高エネルギーの エレクトロンがフローティングゲート13を囲む酸 化酸のエネルギー障壁を乗り越えて、フローティ ングゲート13に彼人する。これにより、ノモリ素 子のコントロールゲートをゲートとする HOSトラ ンジスタの関値電圧が上昇する。

この書込み条件は、ドレイン電圧が7Vであり、

通常の EPROMの書込み電圧 8~10 Vに比べて低く 設定されている。

第7図にこの場合の書込み後のメモリ業子の目値電圧の変化の実測値を示す。

なお、電圧としては 7 V を印加し、組軸には 4 モリ 素子の 調値電圧、接軸には接過時間を示す。 第 7 図より、 書込み条件としては、 余裕を持っていることが分かる。 図には示さないが、 実測結果より、 ドレイン電圧は 4 V 以上あれば否込みは実行できる。

情去については、ドレインに書込み時より十分 高い電圧を印加する。以下実施例ではLIVを印加 する。

一般に知られているように、PNジャンクションに逆方向電圧を印加すると、敵路な時電波が流れるが、電圧の上昇に従って、空乏層内で衝突電 想が発生し、それによる電波が空芝層と、中性の半導体との昇頭で捕獲される中性の半導体内の少数キャリア及び空芝層中で生成される電子正孔対による電波を上回るようになる。一般に定義され

る増倍係数Mは実験式として、

 $M = 1 \times (1 - (A \times A^*) +)$... (1)

V。:ブレークダウン電圧

ロ :素材による因子

として妻される。M→⇔がブレークダウンと定義 されている。

又、MOS トランジスタのドレイン電圧上昇によるプレークダウンについてはゲート電圧依存性があり、N型 MOSトランジスタの場合、ゲート電圧が低い程プレークダウン電圧は低下する。これはドレイン近傍の空乏層中の電界強度がゲート電圧に依存するためである。

第8回に、第1回に示されたものと同一形状の EPRON メモリ素子のドレインに高電圧を印加した 場合のドレイン電波の変化を示す。緩動にはドレ イン電波、機動にはドレイン電圧が示されている。

図中、 a はフローティングゲートの電位を一4 Vに固定したものであり、 b. c. 4 はそれぞれ - 2 V. 6 V. 2 Vに固定したものである。ソースで位は 2 V、基板電位は 0 Vである。図中、 a は前記(1)式に示すプレークダウン物域であり、1 はプレークダウンに至る直前の領域である。図よりドレイン電圧が15 V 以上で、ドレイン電流の点についる。図ので変化が観測される。又、その変曲点について、1 ク・フローティングゲート内の書込みににより、フローティングゲート内の書込みにはより、フローティングゲート内の書込みにはより、フローティングゲート中に注入された過剰電子量と、ドレインジャンの第二では投いのジャンクション電波を設ける。図刺電子量が少ない時には投い人程度のジャンクション電波とする。とが可能となるドレイン電圧条件が存在する。

このジャンクション電流は、フローティングゲート内の過剰食電荷を清減させる母音を持つ。 第9回はその実例例を示す図であり、図中、aはフローティングゲートに電子が注入されていない状態での関値電圧を、bはフローティングゲート内に注入された電荷が、ドレインのジャンクション電流によって中和されていく様子を顧値の変化

特開昭 63-308797(5)

又、第10図にメモリ素子のフローティングゲートの包位を示すための容量分布状態を示す。

図中、C,はコントロールゲートとフローティングゲートとの、C,はチャネル値とフローティングゲートとの、C,はソースとフローティングゲートとのそれぞれの容量を示す。C,はチャネル郎と基版間の空気履を介した容量であり、C。はC,とC,の

級列接線された容量を示す。メモリ素子のフローティングゲートが関値電圧以下の場合は、チャネル電荷が存在しないため、容量C。が有効となり、 関値電圧以上では容量C。が有効となる。

象記容量はメモリ素子の形状が複雑であること から、数値的に求めることは難しいが、過常これ らの容量関係は、

- 3.5 V × 0.6 = - 2.1 V となる。未審込み状態では 0 V である。ここにド

レイン及びソース電圧が上昇すると、容量Cs. Cs の影響により、フローティングゲートの電位も上昇する。従って、前記パイアス条件での第9回のフローティングゲートの電位は書込まれた状態のメモリ素子で・2 V 程度であり、消去された状態で1.5 V程度である。

第8図、第9図より、ドレイン電波は最大 100 mp に多数のメモリ素子を補去したり、同時に多数のメモリ素子を補去したり、 LSIの内部界圧によって、今までの最好から明かかなように、ドレイン電圧の上昇速度を開催して、 では、アレインでは、アレインでは、アレインでは、アレインでは、アレインでは、アレインでは、アレインでは、アレインでは、アレインでは、アレインでは、アレインでは、アレインでは、アレインでは、アレインでは、アレインでは、アレインでは、アレインでは、アレインでは、アレインで、アルロンで、アルロンで、アルロンで、アルロンで、アルロンで、アルロンで、アルロンで、アルンで、アルロンで、アルロンで、アルロンで、アルロンで、アルロンで、アルロンで、アルロンで、アルロンで、アルロンで、アルロンで、アルロンで、アルロンで、アルロンで、アルロンで、アルロンでは、アルスには、アルロンで、

第1回は本発明の第1の実施例を示す半導体記 性装置の回路図、第2回はその回路の各部の動作 フローチャートであって、第5回及び第6回に示 すフローティングゲートを有するメモリ素子が2 ×3のマトリックス状に配列されたものである。

盛において、Mii~Mazは2×3のマトリック ス状に配列されたメモリ素子、21m~21cはデー 夕線22 a ~22 c を共選ノード27に選択的に接続す る HOSトランジスタ、23 a 、23 b はメモリ素子の コントロールゲートに結ばれるワード線、24はト ランジスタ21 a ~21 c に選択信号を送出する列デ コーダ、25はウード線に選択信号を送出する行デ コーダである。26は電圧切換回路であり、14Vが 印加される稿子26 a 、 0 V が印加される稿子26 b 、 D-MOSPET26 c , 26 d 、MOSFET26 a , 26 f 、梢去信 号が入力される端子33に投続さるインパータ26 h を有する。ブロック28は、豊込み飼御回路29、設 出し回路30、センスアンプ31を含む。その書込み 制御国路29は、 7。9 V が印加される嫡子36、書 込み制御信号が印加される指子37、D-MOSPET29 a 、 NOSPET29 b、29 c を有し、袋出し回路30は Vec 5 Vが印加される端子38、NOSFET30 a. 30 b. 30 c. 30 e 、D-HOSPET30 d を有する。31はセンスアンプ、 39はデータ出力端子である。

特開昭 63-308797(6)

そこで、この回路の動作について説明する。まず、書込みの場合は、東2回に示すように、 端子33には消去信号は入力されず、 A 線及び 生理 物決を回路26に接続される共通線 B ド ド レレス 失っ となり、行デコーダ25からの出力により、 子 H III 、 カード線23 a のみが退れていた。 リ 素子 H II が 即 加される。また、 列アドレス 信号により、 ア ラ のみに 14 V が 印 加される。また、 列アドレス は り、 データ線22 c のみが 選択され、 ノ モリ 常子 H II 、 N II に のみがまな と なり、 データ 線22 c のみが 選択され、 ノ モリ 常子 H II 、 N II に のみが 日 なる。 か 行われる。 また、 イ エ リ 常子 H II 、 N II に の み 者 込み が 行われる。

次に、決出しの場合は、第2図に示すように、例えば、 A 線及び B 線は 0 V、 C 線に 2 Vが印加される。また、行アドレス信号に基づき、行デコーダ25からの出力により、ワード線23 m のうが選択され、 Vec 5 Vがメモリ業子Nii 、 Nii 、 nii 、 no コントロールゲートのみに印加される。また、

書込まれたデータを摘まするためには、プロック28により共通ノード27の電位を 2 V とし、全ワード級23 a . 23 b を 0 V とし、トランジスタ21 a ~21 b を高電圧とし、共通ノード27の電圧 2 V を 各データ線22 a ~22 c にほく。また、電圧切換回

列アドレス信号に基づき、列デコーダ24からの出力信号により、データ線22cのみが選択され、メモリ素子N:1、N:2のドレインにのみに2Vが印知される。すると、メモリ素子N:1、に記憶されたデータのみが読出される。

次に、精去の場合について説明する。
第2回に示すように、消去は今が送出され、A 線に Vec 5 V 印加されると、電圧切換回路26からは14 V が B 線に出力され、また、C 線に 2 V が印加される。更に、ワード線23 a 及び23 b は 0 V となり、データ級22 a ~ 22 c に 2 V が印加される。すると、2 × 3 の全てのメモリ電子のデータが消去される。

このように、痛子33からの消去は号により消去 時、行デコーダ25は全出力0 V を、列デコーダ24 は全出力高電位を与える。又、電圧切換回路26は 健子33からの消去信号に応じて消去時、端子26。 より与えられる高電位14 V を、審込み及び読出し 時には嫡子26 b より与えられる接地電位 0 V を、 ノモリ素子の共選ノード35に送出する概能を有す

路26により箱子26 a の気圧を14 V とする。この状 据ですべてのメモリ素子は消去動作に入る。電子 住入量の多いフローティングゲートを有するメモ リ素子の一部は、ブレークダウンを一時的に引き 起こす場合があるが、それによって生じるフロート ティングゲートの負電荷損失により、ブレークダー ウンは自動的に停止する。 この状態で適当な時間 を経過させると、初期よりフローティングゲート 内に負電荷を有するものは、その電荷を失う。初 間より負電荷を有しないものは、そのドレインに 微弱な電流が発生するのみであるから、電荷の変 動はほとんどない。これにより、フローティング ゲート内に書込まれたデータは消去され、メモリ 煮子は初期化される。 この場合、消去の終了点は ドレイン電波、即ち、電圧切換回路26より送出さ れる電流量の減少を検出することによることが可 覧である。又、1つの集積回路装置内に電圧切換 回路26を複数持ち、消去をプロック化することに より、より少ない電流量で消去を実行することも 可能である。

特開昭 63-308797(プ)

次に、本発明の第2の実施例を第11図を用いて 説明する。

第11図では番込み特高電圧となるデータ線に抗去時にも更に高い電圧を印加することにより、消去を実行する回路構成となっている。

図中、第1図と同様のものは同じ番号を付し、 異なるものについては、第1図とは異なった番号 を付与した。

ブロック44は放出し及び書込みについては、第 1 図及び第 2 図と同様であるが、済去時には14 V を送出するものとする。

また、MOS トランジスタ43は競出し及び書込み時には翠通し、端子35を0 Vとし、消去時には非翠邁となって端子35の電位を上昇させるものである。但し、ダイオード接続された MOSトランジスタ42により端子35の電位は 2 V以上にはならない。一般にはダイオード接続された MOSトランジスタ42を複数級列接続して、電位を 2 Vとするが、ここでは箇時のため1つの MOSダイオードで示す。図中、端子35の電位を上昇する要因は、メモリ常

子を経由して流れる意流である。

春込みと統出しに関しては、第1の実施例と同 一の手順によって実行される。この時のパイアス 電位も同一である。春込みと消去とにメモリ素子 の阿一の電極を用いることは、彼込み時に既に想 込まれている非選択ノモリ衆子に微弱な消去を引 き起こさないようにしなければならない。 第8回 に示すように、7Vのドレイン電圧でのジャンク ション電波は、フローティングゲートの電圧が一 4 V (グラフ a 参照) であっても、10⁻*A以下で あり、実質的に消去に要する数 A A ~ 数10 A A の な波と比べて、大きな比を有している。又、第8 図と第3図を比べてみると、同一電流であっても フローティングゲートの電位が上昇すると、闘雄 の変化量は電流減少に比べて、更に大きく減少し ている。つまり、第9図に示されるように、消去 の初期にはΔV,は 2.5V/lasec 程度であるが、 国値が 1.5 V に近くなると、0.25 V / 200msec 程 度となりその差は2000倍である。第8図に示され るドレインはVでの電波変化を見るとVァ。~2V

(グラフ d 参照) で1μ A、 Vrs=- d V で 100 # Aである。コントロールゲート、ソース及びド レインが定電圧でのフローティングゲートの電位 の変化量と弱値の変化量の関係は (2)式より 0.6 倍であるから、第8図の範囲は△V,10Vの範囲 を示していることになる。しかし、第9図での△ V・は約5 Vである。従って、集8図のグラフb に対応する電流変化量は最大 100倍以内であり、 館記の2000倍の消去速度と対比すると、フローテ ィングゲートの電子量が減少するに従って、ドレ イン電流に対する消去効率は1桁以下低下してい る。従って、書込み時データ線を共有する政委込 みメモリ素子の消去は書込み時ドレイン電圧 7 V であれば実質的には発生しない。捕去は列デコー ダ41の出力を同時に高電位とし、複数のデータ線 に達なるメモリ素子を同時に選択して実行するこ ともできるし、データ線毎に選択的に実行するこ とも可能である。具体的にはブロック44で生成さ れた高電位14Vがトランジスタ21a~21cを介し てデータ袋22g~22cに導かれる。共選ノード35

次に、本発明の第3の実施例を第12図を用いて 観明する。

第12回はビット単位で登込み及び構去が可能な 半導体記憶整型の回路図である。

図中、第1図と比べて機能の異なるもの及び追加したもののみに第1図の番号とは異なる番号を

特開昭63-308797(8)

付与した。

この図において、第1の行デコーダ52は書込み 及び読出し時は1つの行線を選択して高電位14.V とし、他は0Vとする。又、拐去時には極性を反 転し、Iつの行線を選択してDVとし、他は高電 位9Vとする。消去時の第2行線 54,55を駆動す る第2の行デコーダ53は、消去時、選択された1 つの出力を2Vとし、他の出力は9Vとする。又、 第2の行デコーダ53は抗出し及び客込み時には全 ての出力を 0 Vとする。列デコーダ51は選択され た出力を高電位とし、値はCVとする。プロック 56は装出し時2Vの電圧を出力し、又、同時に流 出する電流を検出する。書込み時には、書込みデ ータに従って 7 V又は 0 Vを出力する。消去時に は14Vを出力する。例えば、メモリ常子Mgの書 込みを行う場合、羽デコーダ51だよりトランジス タ21 b のみが尋選とされ、ブロック56より印加さ れる7Vがデータ観22bに導かれ、メモリ素子の ドレインに印加される。第1の行デコーダ52は第 1 行線23 a を14 V とし、第 1 行線23 b は 0 V とす

る。第2の行デコーダ53により、第2行線54,55 は共に0Vとする。この状態でメモリ素子はMax のみが電波を流すため、そのフローティングゲー トに電子が往入さる。又、メモリ素子Miを消去 する場合は、列デコーダ51によって選択されたト ランジスタ21 b が掌道状態となってブロック56よ り印加される14Vがデータ線22 bに与えられる。 第1の行デコーダ52によ選択された第1行額23a は 0 V となり、第 I 行線23 b は高電位 9 V となる。 第2の行デコーダ53は第2行線54に2∨を与え、 第 2 行線55は 9 Vとする。この時、データ線22 a . 22 c はメモリ素子 Mis. Missを介して第 2 行線55 から充電されるが、それらのメモリ君子が未告込 みであっても関値電圧が高いことにより、7V以 上にはならない。この状態でメモリ素子Miはコ ントロールゲート0 V、ドレイン14 V、ソース 2 Vであるから、データは消去される。メモリ素子 Mェ、とコントロールゲートを共有するメモリ素子 M,」とM。」はドレイン電圧が7V以下であるから

ールゲート 9 V、ソース 9 V、ドレイン 7 V とな り、メモリ 素子 M。はコントロールゲート 9 V、 ソース 9 V、ドレイン 14 V となる。この状態では 上配(2) 式より、又、ソースドレインがバイアス されていることによりフローティングゲートの電 位は未書込みで 7 V以上、普込み状態でも 3 V以 上である。

第13図にドレイン電位とドレイン電流の関係を 示す。

ソース9Vで機能にドレイン電圧、緩縮にドレイン電圧、緩縮にドレイン電圧、線 5 . c . d はそれぞれフローティングゲートの電圧が3 V . 5 V . 7 V . 9 V の場合である。ドレイン電圧は 2 V でもドレイン電波は10-*人以下となって、メラックでは消失されない。これにより、目の変革のより素子 M zi ののが消支はベイト単位 となる。 これを実現した 場 タの消去が可能となる。 これを実現した 場 別 配 回って、 書込み及び消去を扱り 回した 場 グ 質 高に 夏って、 書込み及び消去を扱り コーティング

ート内の電子を失っていくが、これは定期的にデータのリフレッシュを実行すれば良く、その機能を整置内に持つことは難しくない。又、リフレッシュを実行する期間を決定するために装置内に、消去を実行したカウンタを備えることも、メモリ素子を用いて容易である。

摘去されない。メモリ素子MisとMasはコントロ

なお、本発明は上記実施例に限定されるものではなく、本発明の無管に基づいて様々の変形が可能であり、これらを本発明の範囲から排除するものではない。

(発明の効果)

以上、幹細に説明したように、本発明によれば、 簡単な構造からなるEPRON を基本構成として、かつ、100 m 人程度の微少な電流で短期間にフロー ティングゲートを有するメモリ素子のデータのき 込み、摘去が可能であり、使用電圧も最大14V程 度に低減することができるので、大幅な異なび 強格度の向上を図ることができる。従って、高級 観回路装置を構成するのにに評選である。具体的 には、

持開昭 63-308797(9)


- (1) 紫外線照射用窓を持たないPROM回ち、OTPROMのデータ消去を可能とする。
- (2) 磁気ディスクに代わる外部記憶用集積回路装置の製造が可能となる。
- (3) データ処理装置と変換配線接続して、電磁オフ時のデータ保持を可能とする集積回路装置の製造が可能となる。

4. 図面の簡単な説明

第1回は本発明の第1の実施例を示す半導体記憶装置の回路図、第2回は第1回の回路の各部の動作を見明する図、第3回は EPROBメモリ常子の等価回路、第4回はEPROBメモリ常子の等価回路、第4回は第5回のパー 51 被新面図、第7回は第5回のパー 51 被新面図、第7回は第5回のパー 51 被新面図、第7回は第5回の次化の実測値を示す区、第8回に EPROBメモリ常子のドレインに高電圧を即加した場合のドレイン電波の変化を示す図、第10回はメモリ常子の可してディングゲートの電位を示すための容量分布を示す図、第11回は本発明の第

2 の実施例を示す半球体配位装置の回路図、第12 図は本発明の第 3 の実施例を示す半球体配位装置 の回路図、第13図はその回路におけるドレインな 位とドレイン電流の関係を示す図である。


特許出願人 冲電気工業株式会社代理人 弁理士 渡 水 守





本発明の第/奥提例 9示7半導体記憶機匠の回路図


第1図


持開昭63-308797(10)














本来组の第2支統例 e示1 特等体征根表置。回路图 第 11図

手統補正暋 (自発)

昭和62年10月 9日

特許庁長官 小川邦夫 図

1. 草件の夏示

昭和62年特許四第144033号

- 2. 発明の名称 半亚体記位装置
- 3. 粒正をするむ

ひ件との関係 特許出意人 住所 (〒105) 双京都港区记入門 1丁目7 巻 1 2号 (029) 神理気工经株式会社 作政者 楊 本 南 胡 男

4. 代理人


住所 〒(101) 東京都千代田区外神田 3 - 4 - 1 0 神田やビル

氏名 (8963) 弁理士 徐 水

5. 松正の対象

明細むの「特許設求の範囲の儲」、「発明の詳報 な説明の⑪」及び『図面』

6. 初正の内容 別紙の頂き



り、降伏電圧の五倍である第2の電圧を印加し、 フローティングゲート内の電荷量を変化させる手 良を具備することを特徴とする辛事体配復装置。 (2)前記非辺辺とする気圧は半辺体芸体にパイ アスされる質位と同一であることを整徴とする特 許朋求の範囲第1項記載の半導体記憶装置。 【3】前配第2の電圧をマトリックス状の列に辺 択的に与える手段を具備していることを特徴とす <u>る特許請求の範囲第1項記載の半導体記憶装置。</u> (4) 前記非導選とする電位をマトリックス状の 行に選択的に与える手段を具備していることを負 **取とする特許線求の製団第1項記載の半導体配収** 笠宝.

(5) 前記第1又は第2の電圧を前記列に与えた 回放を配便する手段を存することを特徴とする特 許曽求の範囲第3項記載の半導体記憶賠償。

- (2)発明の幹細な段別の個を次の辿り設正する。
- (1)穷報書の第4貝第20行目に記載の「フロー ティング」を「フローティングゲート」と報正す る.

特開昭 63-308797(12)

(1)特許競求の範囲の個を次の通り協正する。

(a) 半取体基体上に形成されたフローティングゲ 一| 左右するMOSトランジスタがマトリックス 状に配配されたメモリマトリックスと、

(b) 前記MOSトランジスタのフローティングゲ - ト内の電荷費とコントロールゲートに印加され **る双圧とに応じて、前記MOSトランジスタの第** 1の気折と好えの電板との間に流れる電流により 奴領を設み取る手段と、

(c) 前配MOSトランジスタのコントロールゲー トに前記MOSトランジスタの第1の電極と第2 の気格とを取過させる原圧を与え、且つ第1の意 <u>塩に割しの気圧を与えて、第1の電極と第2の電</u> ケート内の黄荷切を変化させる手段と、


(d) 前紀MOSトランジスタのコントロールゲー <u>トに前記MOSトランジスタの第1の電板と第2</u> の気気とを非羽辺とする常圧を与え、且つ第1の **緊張又は邪?の取断に該策極の時代理圧以下であ**

- (2)明報書の第10頁第7行目に記載された「8 込み、」を削除する。
- (3) 明細容の第12頁第5行目に記取の「なお、 質圧としては7Vを印加し、Jを削除する。
- (4)明報客の第12頁第19行目に記数の「生成さ れる」を「熱的に難起される」と指正する。
- (5) 明福書の第14頁第2行目に記載の「直前」 を「以解」と棚正する。
- (6)明細書の第14賢第3行目に記載の「15V以 上で、」を「15V以下で、」と補正する。
- · (7) 明細書の第15頁第18行乃至第19行目に記録 の「フローティングゲートとの」と同頁第19行目 に記載の「それぞれの容量」との間に「、CiはF レインとフローティングゲートとの」を挿入する。 (8)明細部の第25頁第9行目乃至同頁第10行目 に記憶された「フローティングゲートの電子量」
- を「ドレイン電波」と初正する。 (9)明細書の第25貫第11行目に配敬の「1桁以 下」を「1 貯以上」と補正する。
- (10) 明細谷の第27頁第3行目に記取の「高電位

特開昭 63-308797(13)

はV」を「喜電位はV又はV゚゚☆か」と紹示する

- (11) 明細容の第30頁第19行目に記載の「構成す
- るのにに」を「構成するのに」と誰でする。
- 〔3〕 図面中第1図を別紙の通り補正する。



本來明の至/東班例を示す代表的記憶表面の回答图 第 1 図